]> iEval git - clump.git/blobdiff - Makefile
Conway works (with sleeps)
[clump.git] / Makefile
index 7d80540cdc632d0d3582b21cb7f2b94fe80fcdea..0fb0a575be3498fa5c8ebb7dc58637598ad34449 100644 (file)
--- a/Makefile
+++ b/Makefile
@@ -1,11 +1,11 @@
-PROJ = flash
-PIN_DEF = flash.pcf
+PROJ = toplevel
+PIN_DEF = toplevel.pcf
 DEVICE = hx1k
 
 all: $(PROJ).rpt $(PROJ).bin
 
 %.blif: %.v
-       tools/yosys/yosys -p 'synth_ice40 -top top -blif $@' $<
+       tools/yosys/yosys -p 'synth_ice40 -top toplevel -blif $@' $<
 
 %.asc: $(PIN_DEF) %.blif
        tools/arachne-pnr/bin/arachne-pnr -d $(subst hx,,$(subst lp,,$(DEVICE))) -o $@ -p $^ -P tq144
@@ -22,4 +22,8 @@ prog: $(PROJ).bin
 clean:
        rm -f $(PROJ).blif $(PROJ).asc $(PROJ).bin
 
-.PHONY: all prog clean
+
+sim:
+       tools/yosys/yosys -p 'read_verilog -sv -DSIM toplevel.v; prep -top toplevel -nordff; sim -clock CLKin -vcd test.vcd -n 3000'
+
+.PHONY: all prog clean sim
This page took 0.025191 seconds and 4 git commands to generate.